快速發布采購 管理采購信息

2019曼联中国行上海球票:AD7893是LC2 12位串行6毫秒ADC,8針封裝SOIC

時間:2019-11-7, 來源:互聯網, 文章類別:元器件知識庫

瓦伦西亚曼联 www.rxlibr.com.cn 特征

轉換時間為6毫秒的快速12位ADC;8針微型DlP和SOIC;單電源操作;高速、易用、串行接口;片上跟蹤/保持放大器;輸入范圍的選擇;AD7893-10610 V;AD7893-3為62.5伏;AD7893-2為0 V至+2.5 V;AD7893-5的0 V至+5 V;低功率:25兆瓦(典型值)。

一般說明

AD7893是一個快速的12位ADC,它從一個+5V電源,安裝在一個小的8針微型DIP和8針SOIC,該部分包含6次逐次逼近A/D轉換器、片上跟蹤/保持放大器、片上時鐘和高速串行接口。AD7893的輸出數據通過高速提供,串行接口端口這兩線串行接口有一個時鐘輸入和外部串行時鐘的串行數據輸出從部件訪問串行數據。除了傳統的直流精度規范(如線性、滿標度和偏移誤差)外,AD7893也有規定動態性能參數,包括諧波失真和信噪比。部件接受±10 V(AD7893-10)的模擬輸入范圍,±2.5伏(AD7893-3)、0伏至+5伏(AD7893-5)或0伏至+2.5伏(AD7893-2)由單個+5 V電源供電,耗電一般只有25兆瓦。

AD7893是用模擬器件的線性兼容CMOS(LC2)制作的MOS)工藝,一種混合技術工藝將精密雙極電路和低功耗CMOS結合在一起邏輯零件有8針0.3英寸寬的塑料或密封雙列直插式封裝(迷你DIP)和8針小型輪廓IC(SOIC)。

產品亮點

1、8針封裝的快速12位ADC

AD7893包含一個6微秒ADC、一個跟蹤/保持放大器,控制邏輯和高速串行接口,全部采用8針包裹。這比其他解決方案節省了大量空間。

2、低功率、單電源運行

AD7893由一個+5 V電源供電,耗電量僅為25兆瓦這種低功耗、單電源操作使其成為電池供電或便攜式應用的理想選擇。

3、高速串行接口

該部分提供高速串行數據和串行時鐘線,允許一個簡單的,二線串行接口安排。

術語信噪比

這是在A/D轉換器輸出端測得的信噪比(噪聲+失真)信號是基波的均方根振幅噪聲是所有非基本信號的均方根和,不超過采樣頻率(fS/2)的一半,直流除外該比率取決于數字化過程中量化層級的數量;層級越多,量化噪聲越小具有正弦波輸入的理想N位轉換器的理論信噪比為:

因此對于12位轉換器,這是74 dB。

總諧波失真

總諧波失真(THD)是諧波的均方根和與基波的比值對于AD7893,定義如下:

其中V1是基波的均方根振幅,V2、V3、V4、V5和V6是第二次諧波至第六次諧波的均方根振幅。

峰值諧波或雜散噪聲

峰值諧波或雜散噪聲被定義為ADC輸出頻譜中下一個最大分量(最高fS/2,不包括dc)的均方根值與基波的均方根值之比通常,本規范的值由頻譜中最大的諧波確定,但對于諧波埋入噪聲層的部分,它將是噪聲峰值。

互調失真

當輸入由兩個頻率fa和fb的正弦波組成時,任何具有非線性的有源器件都會在mfa±nfb的和頻和差頻產生畸變產物,其中m,n=0,1,2,3等?;サ饗釷莔和n都不等于零的項例如,二階術語包括(fa+fb)和(fa-fb),三階術語包括(2fa+fb),(2fa-fb),(fa+2fb)和(fa-2fb)。

AD7893使用CCIF標準進行測試,其中使用接近輸入帶寬頂端的兩個輸入頻率在這種情況下,二階和三階項的意義是不同的二階項通常在頻率上與原始正弦波相距較遠,而三階項通常在接近輸入頻率的頻率上因此,二階和三階術語是分開指定的互調失真的計算是按照THD規范進行的,其中是單個失真產品的均方根和與以dBs表示的基波的均方根振幅的比值。

相對精度

相對精度或端點非線性是通過ADC傳遞函數端點的直線的最大偏差。

微分非線性

這是ADC中任意兩個相鄰代碼之間的測量值和理想1 LSB變化之間的差值。

正滿標度誤差(AD7893-10)

這是最后一個代碼轉換(01)的偏差. . 110至01. . 111)調整雙極零點誤差后,從理想的4×REF IN–1 LSB(AD7893-10±10 V范圍)開始。

正滿標度誤差(AD7893-3)

這是最后一個代碼轉換(01)的偏差. . 110至01. . 111)調整雙極零點誤差后,從理想值(REF IN–1 LSB)開始。

正滿標度誤差(AD7893-5)

這是最后一個代碼轉換(11)的偏差. . 110到11. . 111)調整單極偏移誤差后,從理想值(2×REF IN–1 LSB)開始。

正滿標度誤差(AD7893-2)

這是最后一個代碼轉換(11)的偏差. . 110到11. . 111)調整單極偏移誤差后,從理想值(REF IN–1 LSB)開始。

雙極零點誤差(AD7893-10,10 V;AD7893-3,2.5 V)66這是中尺度躍遷(從0到1)與理想0v(AGND)的偏差。

單極偏移誤差(AD7893-2、AD7893-5)

這是第一個代碼轉換(00)的偏差. . 000到00. . 001)從理想的1 LSB。

負滿標度誤差(AD7893-10)

這是第一個代碼轉換(10)的偏差. . 000至10個. . 001)調整雙極零點誤差后,從理想值–4×參考輸入+1 LSB(AD7893-10±10 V范圍)。

負滿標度誤差(AD7893-3)

這是第一個代碼轉換(10)的偏差. . 000到10. . 001)調整雙極零點誤差后,從理想值(–REF IN+1 LSB)。

跟蹤/保持采集時間

跟蹤/保持捕獲時間是在轉換結束后(跟蹤/保持返回到跟蹤模式的點)跟蹤/保持放大器的輸出達到其最終值(在±1/2 LSB范圍內)所需的時間它也適用于AD7893的車輛識別號輸入上的輸入電壓有階躍輸入變化的情況這意味著,用戶必須在轉換結束后或在步驟輸入更改為VIN之后等待跟蹤/保持采集時間的持續時間,然后才能開始另一個轉換,以確保部件按規范運行。

轉換器詳細信息

AD7893是一種快速的12位單電源a/D轉換器它在單片機上為用戶提供信號縮放(AD7893-10)、跟蹤/保持、A/D轉換器和串行接口邏輯功能AD7893的A/D轉換器部分由基于R 2R梯形結構的傳統逐次逼近轉換器組成。AD7893-10、AD7893-5和AD7893-3上的信號標度允許部件分別處理±10 V、0 V至+5 V和±2.5 V輸入信號,同時從單個+5 V電源操作AD7893-2接受0 V至+2.5 V的模擬輸入范圍。該部件需要外部+2.5 V參考資料零件的參考輸入在芯片上緩沖。

AD7893的一個主要優點是它在8針封裝中提供了上述所有功能,可以是8針mini-DIP或SOIC與其他解決方案相比,這為用戶提供了相當大的節省空間的優勢AD7893通常只消耗25兆瓦,非常適合電池供電的應用。

在AD7893上通過脈沖轉換器啟動轉換輸入在CONVST的上升沿,片上的track/hold從track切換到hold模式,開始轉換序列該部件的轉換時鐘是使用激光修剪時鐘振蕩器電路在內部生成的AD7893的轉換時間為6微秒,跟蹤/保持捕獲時間為1.5微秒。為了從部件獲得最佳性能,在轉換期間或在下一次轉換之前的600 ns期間不應進行讀取操作這允許部件以高達117 kHz的吞吐量運行,并達到數據表規范該部件可以在更高的吞吐率(高達133kHz)下工作,性能稍有下降(見定時和控制部分)。

電路描述模擬輸入部分

AD7893分為四種類型:AD7893-10,處理±10 V輸入電壓范圍;AD7893-3,處理±2.5 V輸入電壓范圍;AD7893-5,處理0 V至+5 V輸入范圍;AD7893-2,處理0 V至+2.5 V輸入電壓范圍。

圖2顯示了AD7893-10、AD7893-5和AD7893-3的模擬輸入部分AD7893-10的模擬輸入范圍為±10 V,輸入電阻通常為33 kΩAD7893-3的模擬輸入范圍為±2.5 V,輸入電阻通常為12 kΩAD7893-5上的輸入范圍為0 V至+5 V,輸入電阻通常為11 kΩ該輸入是良性的,沒有動態充電電流,因為電阻級之后是軌道/保持的高輸入阻抗級放大器對于AD7893-10,R1=30 kΩ;R2=7.5 kΩ,R3=10 kΩ對于AD7893-3,R1=R2=6.5 kΩ,R3開路對于AD7893-5,R1和R3=5 kΩ,而R2開路。

對于AD7893-10和AD7893-3,設計的代碼轉換發生在連續整數LSB值(即,1 LSB、2 LSB、3 LSB)上..)輸出編碼是兩個互補二進制,LSB=FS/4096AD7893-10和AD7893-3的理想輸入/輸出傳遞函數。

筆記

FSR是滿標度范圍,為20 V(AD7893-10)和=5 V(AD7893-3),參考電壓為+2.5 V。

1、LSB=FSR/4096=4.883 mV(AD7893-10)和1.22 mV(AD7893-3),參考電壓為+2.5 V。

對于AD7893-5,設計的代碼轉換在連續整數LSB值上再次發生輸出編碼為直(自然)二進制,1 LSB=FS/4096=5v/4096=1.22mvAD7893-5的理想輸入/輸出傳遞函數如表二所示。

AD7893-2的模擬輸入部分不包含偏置電阻,并且車輛識別號引腳直接驅動輸入到跟蹤/保持放大器模擬輸入范圍為0 V至+2.5 V,進入高阻抗級,輸入電流小于500 nA這個輸入是良性的,沒有動態充電電流再次,設計的代碼轉換發生在連續的整數LSB值上輸出編碼為直(自然)二進制,1 LSB=FS/4096=2.5v/4096=0.61mv表二還顯示了AD7893-2的理想輸入/輸出傳遞函數。

筆記

FSR是滿標度范圍,AD7893-5為5 V,AD7893-2為2.5 V,參考電壓為+2.5 V。

1、LSB=FSR/4096,AD7893-5為1.22 mV,AD7893-2為0.61 mV

軌道/保持段

AD7893模擬輸入端上的跟蹤/保持放大器允許ADC將滿標度振幅的輸入正弦波精確轉換為12位精度跟蹤/保持的輸入帶寬大于ADC的奈奎斯特速率,即使當ADC以其最大吞吐率操作時。117 kHz(即,軌道/保持可處理超過58 kHz的輸入頻率)。

跟蹤/保持放大器在小于1.5微秒的時間內獲得12位精度的輸入信號。跟蹤/保持的操作對用戶基本上是透明的在轉換開始時,跟蹤/保持放大器從其跟蹤模式轉到其保持模式(即康斯特的上升邊緣)光圈時間跟蹤/保持(即,外部CONVST信號和實際進入保持的跟蹤/保持之間的延遲時間)通常為15ns在轉換結束時(在CONVST)部件返回其跟蹤模式跟蹤/保持放大器的采集時間從此時開始。

參考輸入

對AD7893的參考輸入是一個緩沖的片上,最大參考輸入電流為1μA。該部分用2.5±V的基準輸入電壓指定。參考源中的錯誤將導致AD7893傳輸函數中的增益錯誤,并將添加到零件上指定的滿標度錯誤中在AD7893-10上,它還將導致在衰減器級注入偏移誤差AD7893的合適參考源包括AD780和AD680精度+2.5V參考。

定時和控制部分

圖3顯示了從AD7893獲得最佳性能所需的時序和控制順序按順序如圖所示,轉換在CONVST的上升沿上啟動,并且來自該轉換的新數據稍后可在AD7893 6微秒的輸出寄存器中獲得一旦進行了讀取操作,在下一次讀取之前,應允許再讀取600 ns在開始下一次轉換之前,CONVST的上升沿優化跟蹤/保持放大器的設置在串行時鐘頻率最大為8.33 MHz時,該部分的可實現吞吐率為6 s(轉換時間)加上1.92秒s(讀取時間)加0.6秒s(采集時間)。這導致最小吞吐量時間為8.52微秒(相當于117 kHz的吞吐量速率)。

讀取操作包括16個串行時鐘脈沖到AD7893的輸出移位寄存器在16個串行時鐘脈沖之后,移位寄存器被重置,SDATA線被三次聲明如果在第十六個時鐘之后有更多的串行時鐘脈沖,移位寄存器將在其復位狀態之后移動;但是,移位寄存器將在下降沿上再次復位以確保每個轉換周期部件返回到已知狀態因此,輸出寄存器的讀取操作不應跨越下降CONVST的邊緣作為輸出移位寄存器將在讀取操作的中間被重置,并且讀回微處理器的數據將顯示為無效。

通過讀取可以提高部件的吞吐量轉換期間的數據如果在轉換期間讀取數據,則實現6微秒(轉換時間)加1.5微秒的吞吐量時間該最小吞吐量時間為7.5微秒與AD7893相比性能略有下降信號(噪聲+失真)的數量很可能會降低大約1.5分貝,而部分的代碼閃爍也會增加(見AD7893性能部分)。

由于AD7893以8針封裝的方式提供,以盡量減少板空間,因此可用于接口的針數非常有限結果,沒有從AD7893提供狀態信號來指示轉換何時完成在許多應用中,這不會是一個問題,因為可以在轉換期間或轉換之后從AD7893讀取數據;但是,想要從AD7893獲得最佳性能的應用必須確保在轉換期間或在上升之前的600 ns期間不會發生數據讀取convs的邊緣這可以通過兩種方式實現第一個是確保在軟件中,直到CONVST上升沿后6微秒才開始讀取操作只有當軟件知道何時發出CONVST命令時,才能執行此操作第二種方案是使用CONVST信號作為轉換開始信號和中斷信號最簡單的方法是用6微秒的高低倍為CONVST產生方波信號轉換在CONVST的上升沿啟動CONVST的下降沿在6微秒后出現,可以用作激活的低或下降沿觸發中斷信號,以告訴處理器從AD7893讀取數據如果讀取操作在上升前600 ns完成轉換器邊緣,AD7893將按規格工作。

此方案將吞吐率限制為最小12微秒;但是,根據微處理器對中斷信號的響應時間和處理器讀取數據所用的時間,這可能是系統運行的最快速度。無論如何,CONVST信號不必具有50:50占空比這可以定制以優化給定系統的部件吞吐量?;蛘?,CONVST信號可以用作正常的窄脈沖寬度CONVST的上升沿可用作激活的高或上升沿觸發中斷然后,在從部件讀取數據之前,可以實現6微秒的軟件延遲。

串行接口

AD7893的串行接口僅由兩根導線、串行時鐘輸入(SCLK)和串行數據輸出(SDATA)組成這使得一個易于使用的接口,大多數微控制器,數字信號處理器和移位寄存器。

圖5顯示了AD7893讀取操作的時序圖串行時鐘輸入(SCLK)為串行接口提供時鐘源串行數據從該時鐘上升沿上的SDATA線打卡,在SCLK下降沿上有效必須為部件提供16個時鐘脈沖,以獲得完整的轉換結果AD7893提供四個前導零,后跟以MSB(DB11)開頭的12位轉換結果最后一個在最后一個上升時鐘邊緣上計時的數據位是LSB(DB0)在SCLK的第十六個下降沿上,SDATA線被禁用(三個狀態)在最后一個位被打卡后,SCLK輸入應返回低電平并保持低電平,直到下一個串行數據讀取操作如果在第十六個時鐘之后有額外的時鐘脈沖,AD7893將從其輸出寄存器輸出數據重新開始,并且即使時鐘停止,數據總線也不再是三個狀態如果串行時鐘在CONVST的下一個下降沿之前停止,則AD7893將繼續正常工作,輸出移位寄存器將在CONVST的下降沿上重置;但是,當CONVST變低時,SCLK線必須為低,以便正確重置輸出移位寄存器。

串行時鐘輸入在串行讀取操作期間不必連續十六位數據(四個前導零和12位轉換結果)可以從AD7893中讀取若干字節;但是,SCLR輸入必須在兩個字節之間保持低位。

通常,輸出寄存器在轉換結束時更新如果在轉換完成時正在從輸出寄存器進行串行讀取,則延遲輸出寄存器的更新在這種情況下,當串行讀取完成時,輸出寄存器被更新如果串行讀取在CONVST的下一個下降沿之前沒有完成,則輸出寄存器將在CONVST的下降沿上更新,并且輸出移位寄存器計數被重置在應用程序中,數據讀取在下降之前已啟動但尚未完成在CONVST的邊緣,用戶必須提供大于1.5微秒的CONVST脈沖寬度,以確保在開始下一次轉換之前正確設置AD7893在轉換結束時或在CONVST上升沿前1.5μs完成的串行讀取結束時進行輸出更新的應用中,最小50 ns的正常脈沖寬度適用于CONVST。

AD7893對串行時鐘邊緣進行計數,以知道輸出寄存器中的哪個位應放在SDATA輸出上為了確保部件不會失去同步,請串行時鐘計數器在CONVST輸入的下降沿上復位,前提是SCLR線較低用戶應確保在進行串行數據讀取操作時,CONVST輸入不會出現下降沿。

微處理器/微控制器接口

AD7893提供兩線串行接口,可用于連接到DSP處理器和微控制器的串行端口圖6到9顯示了AD7893與許多不同的微控制器和數字信號處理器的接口AD7893接受一個外部串行時鐘,因此,在這里所示的所有接口中,處理器/控制器被配置為主機,提供串行時鐘,而AD7893被配置為系統中的從機。

AD7893-8051接口

圖6顯示了AD7893和8XC51微控制器8XC51配置為其模式0串行接口模式該圖顯示了接口的最簡單形式,其中AD7893是連接到8XC51串行端口的唯一部件,因此不需要對串行讀取操作進行解碼它也沒有規定在AD7893上完成轉換時進行監控。

這兩個任務中的任何一個都可以通過對接口的微小修改來輕松完成要在多個設備連接到8XC51串行端口的系統中芯片選擇AD7893,配置為8XC51并行端口之一輸出的端口位可用于接通或斷開AD7893的串行時鐘此端口位上的一個簡單和功能以及8XC51的串行時鐘將提供此功能端口位應高以選擇AD7893,未選擇時應低。

為了監視AD7893上的轉換時間,一個這樣的方案如前所述,可以使用CONVST這可以以兩種方式實現一種是將CONVST線連接到另一個配置為輸入的并行端口位然后可以輪詢此端口位以確定轉換何時完成另一種方法是使用中斷驅動系統,在在這種情況下,CONVST線應連接到8XC51的INT1輸入端。

來自8XC51的串行時鐘頻率被限制為明顯低于AD7893可以工作的允許輸入串行時鐘頻率因此,從這個部分實際上比這個部分的轉換時間要長這意味著AD7893不能最大限度地運行。與8XC51一起使用時的吞吐量。

AD7893-68HC11接口

AD7893和68HC11微控制器之間的接口電路如圖7所示對于所示的接口,使用68HC11 SPI端口,并且68HC11以其單片機模式配置68HC11在主模式下配置,其CPOL位設置為邏輯零,其CPHA位設置為邏輯一與前面的接口一樣,該圖顯示了接口的最簡單形式,其中AD7893是連接到68HC11的串行端口的唯一部分,因此,不需要對串行讀取操作進行解碼它也沒有規定在AD7893上完成轉換時進行監控。

再一次,這兩個任務中的任何一個都可以通過對接口的微小修改來輕松完成要在多個設備連接到68HC11串行端口的系統中芯片選擇AD7893,配置為68HC11并行端口之一的輸出的端口位可用于接通或斷開AD7893的串行時鐘這個端口位上的一個簡單的函數和68HC11的串行時鐘將提供這個函數端口位應高以選擇AD7893,未選擇時應低。

為了監視AD7893上的轉換時間,一個這樣的方案如前一個CONVST接口中所述,可以使用這可以通過兩種方式實現一是聯系到另一個配置為輸入的并行端口位的CONVST行然后可以輪詢此端口位以確定轉換何時完成另一種方法是使用中斷驅動系統,在這種情況下,轉換線應連接到68HC11的IRQ輸入端。

68HC11的串行時鐘速率被限制為明顯小于AD7893可以工作的允許輸入串行時鐘頻率因此,從部件讀取數據的時間實際上要比部件的轉換時間長這意味著當與68 HC11一起使用時,AD7893不能以其最大吞吐率運行。

數字信號處理器如圖8所示在所示的接口中,來自ADSP-2105的SPORT1串行端口的RFS1輸出用于在ADSP-2105的串行時鐘(SCLK1)應用于AD7893的SCLK輸入之前對其進行選通RFS1輸出配置為高電平運行接口確保AD7893串行時鐘輸入的時鐘不連續,僅提供16個串行時鐘脈沖,并且AD7893的串行時鐘線在數據傳輸之間保持低位來自AD7893的SDATA線連接到ADSP-2105串行端口的DR1線。

ADSP-2105的SCLK1和RFS1輸出之間的時序關系使得SCLK1的上升沿和有源高RFS1的上升沿之間的延遲高達25ns還要求在SCLK1下降邊緣前10 ns設置數據,以便ADSP-2105正確讀取AD7893的數據訪問時間是從其SCLK輸入的上升沿開始的50ns假設通過外部和柵極的傳輸延遲為10ns,則ADSP-2105的SCLK1輸出的高時間必須≥(50+25+10+10)ns,即≥95ns這意味著圖13的接口可以使用的串行時鐘頻率被限制在5.26mhz。

另一種方案是將ADSP-2105配置為接受外部串行時鐘在這種情況下,提供驅動ADSP2105和AD7893的串行時鐘輸入的外部非連續串行時鐘在該方案中,ADSP-2105將串行時鐘頻率限制在5mhz。

為了監視AD7893上的轉換時間,可以使用與CONVST的先前接口中概述的方案這可以通過連接CONVST線來實現直接到ADSP-2105的IRQ2輸入。

AD7893–DSP56000接口

圖9顯示了AD7893和DSP56000 DSP處理器之間的接口電路DSP5600配置為帶門控時鐘的正常模式異步操作它還設置為16位字,門控串行時鐘由DSP56000生成并顯示在SC0引腳上應通過將位SCD0設置為1將SC0引腳配置為輸出在此模式下,DSP56000以串行讀取操作向AD7893提供16個串行時鐘脈沖DSP56000假設SCK的第一個下降沿上有有效數據,因此接口只是兩線制的,如圖9所示。

為了監視AD7893上的轉換時間,可以使用如前面CONVST接口示例中概述的方案這可以通過連接CONVST來實現直接連接到DSP56000的IRQA輸入。

AD7893性能線性

AD7893的線性度由片上12位D/A轉換器決定這是一個分段的DAC,它被激光修剪為12位積分線性和微分線性零件的典型相對數為±1/4 LSB,而典型的DNL誤差為±1/2 LSB。

噪聲

在A/D轉換器中,噪聲在直流應用中表現為碼的不確定性,在交流應用中表現為噪聲地板(例如在FFT中)在像AD7893這樣的采樣a/D轉換器中,從dc到采樣頻率的1/2,所有關于模擬輸入的信息都出現在基帶中跟蹤/保持的輸入帶寬超過奈奎斯特帶寬,因此,在存在這樣的信號的應用中,應該使用抗混疊濾波器去除輸入信號中高于FS/ 2的不希望的信號。

圖10顯示了使用AD7893進行8192次dc輸入轉換的直方圖模擬輸入設置在代碼轉換的中心所用的時序和控制順序如圖3所示,其中ADC的性能達到最佳可以看出,幾乎所有的代碼都出現在一個輸出箱中,這表明ADC具有非常好的噪聲性能上述圖中AD7893-2的均方根噪聲性能為87μV。由于AD7893-10上的模擬輸入范圍和LSB大小是AD7893-2的八倍,相同的輸出碼分布導致AD7893-10的輸出均方根噪聲為700μV。

圖11中顯示的數據與圖10中顯示的數據相同,只是在這種情況下,為設備讀取的輸出數據發生在轉換期間這會在進行位決策時將噪聲注入模具;這會增加AD7893產生的噪聲同一dc輸入的8192次轉換的直方圖圖現在顯示,隨著AD7893-2的rms噪聲增加到210μV,碼的更大擴展。此效果將根據轉換過程的位試驗的串行時鐘邊緣出現的位置而變化根據串行基座邊緣與位試用點之間的關系,在轉換期間讀取時可能達到與在轉換之后讀取時相同的性能水平。

動態性能

AD7893具有7.5微秒的轉換和采集時間,是寬帶信號處理應用的理想選擇這些應用需要有關ADC對輸入信號光譜含量影響的信息規定了信噪比、總諧波失真、峰值諧波或雜散噪聲、互調失真圖12顯示了AD7893-2數字化后,在102.4kHz采樣率下工作的10 kHz、0 V至+2.5 V輸入的典型FFT圖信噪比為71.5db,總諧波失真為-83db。

有效位數

信噪比(噪聲+失真)的公式(見術語部分)與轉換器的分辨率或位數有關重寫公式給出了以有效位數(N)表示的性能度量:N=(信噪比-1.76)/6.02

其中SNR是信噪比。

設備的有效比特數可以根據其測量的信號與(噪聲+失真)的比率來計算圖13顯示了AD7893-2從dc到F采樣/2的有效位數與頻率的典型關系圖采樣頻率為102.4khz該圖顯示,AD7893將51.2khz的輸入正弦波轉換為11的有效位數,相當于68分貝的(噪聲+失真)電平的信號。


技術文章分類
相關技術文章